ABB PFEA113-65 3BSE050092R65 张力信号处理器

描述

ABB PFEA113-65 3BSE050092R65

ABB PFEA113-65 3BSE050092R65的一个关键特性是它能够监视所有 96 条线路的上升和下降数字边缘转换，锁存它们，然后中断主机处理器，通知它输入状态发生了变化。这是感测并向 CPU 发送实时事件信号的最有效方式，无需承担连续轮询数字 I/O 点的负担。ABB PFEA113-65 3BSE050092R65 采用 Lattice Semiconductor ECP2M 系列 FPGA，具有两个 WinSystems 的 WS16C48 通用 I/O 控制器内核的超集。

ABB PFEA113-65 3BSE050092R65连接到 SUMIT-A 连接器的 PCIe x1 通道，并自动选择第一个可用链路。每条 I/O 线均可编程用于输入、输出或带回读操作的输出。转换极性是可编程的并且可以逐位启用。每行’ 转换被锁存，因此即使是短持续时间的脉冲也能被识别。此外，每个输出通道都被锁存，并具有一个能够吸收 12mA 电流的集电极开路驱动器（带有上拉电阻）。这允许与光隔离数字信号调节模块（例如 WinSystems ISM-TRM-ISO-IN 和 ISM-TRM-ISO-OUT）直接连接，以实现高密度、真实的 I/O 支持。