Description
传统上,异步重置在VLSI设计中用于将同步电路带到通电后的已知状态。异步复位释放操作必须与同步逻辑时钟信号协调,以消除由于重置和时钟之间可能争论而导致的同步失败。缺乏这种协调会导致断断续续的权力失败。当考虑较大的多锁定域设计时,问题加剧了。除了同步问题外,异步重置数百万人字拖的分布很具有挑战性,呼吁采用类似于CTS(时钟树综合)的技术,并需要类似的区域和路由资源。
审查异步重置的要求和挑战,重点是同步和分配问题。讨论了用于重置同步的经典解决方案(重置树源同步)和分布(重置树合成)的缺点。提出了更快,更简单的时间收敛速度和更可靠的重置同步和分布的高级解决方案。详细介绍了ASIC与FPGA设计的不同方法。
Reviews
There are no reviews yet.