描述
TU847 3BSE022462R1
TU847 3BSE022462R1用其直观的并行数据流语言简化了多元素和基于fpgaa的应用程序开发。随着处理器制造商寻求并行的多核体系结构以提高性能,在这些新处理器上运行的8.5LVEVE可以提供更快的测试吞吐量,更有效的处理器密集分析,以及专用处理器核心上更可靠的实时系统。拉比维8.5还利用用于建模和实现系统行为的新的状态设计模块以及用于工业监控的新I/O库和分析功能,进一步将该平台扩展到嵌入式和工业应用中。”工程师和科学家依靠不断改进的PC处理器、操作系统和总线技术来提高他们的测量和控制系统的性能,”
满足了实时多核开发中更具挑战性的调试和代码优化需求,工程师和科学家可以使用新的Ni实时执行跟踪工具包2.0,以可视化地显示代码段与执行代码的单个线程和处理核心之间的时序关系。实验室固有的并行性也使其成为开发FPGA应用的理想平台。用一个增强的FPGA项目向导,继续简化方案化FPGA的任务,该向导自动化I/O配置、IP开发和通用I/O、计数器/计时器和编码器应用程序的总体设置。工程师和科学家们可以使用fpga项目向导自动生成更复杂的高速DMA数据传输代码。除此之外,LBVVE8.5还提供了机器自动化中普遍需要的多通道滤波和530控制功能,从而大大减少了高通道计数应用中的FPGA资源。计数器/定时器和编码器应用程序。
TU847 3BSE022462R1根据可用的核心总数来衡量用户应用程序,并提供增强的线程安全驱动程序和库,以提高射频、高速数字I/O和混合信号测试应用程序的吞吐量。实验室8。5还提供对称的多处理(SMP)与劳工实时环境,嵌入式和工业系统设计者可以自动加载跨多个核心的平衡任务而不牺牲决定性。使用最新版本的LVIVW,用户可以手动地将部分代码分配给特定的处理器核心,以微调实时系统,或在专用核心上隔离时间紧迫的代码部分。
高级系统建模和实现的新状态模块状态器通常用于设计状态机,以建模实时和嵌入式系统的行为,描述事件的发生和响应的数字通信协议,机器控制器和系统保护应用。新的状态标记模块,帮助工程师和科学家设计和模拟这些基于事件的系统,使用熟悉的高级状态标记,基于统一建模语言(UML)标准。由于实验室和科学家使用的是基于图形编程语言的实验室环境模块,工程师和科学家有一个单一的平台来设计、原型和快速部署他们的系统,将熟悉的状态符号与在确定性实时或基于FPP的系统上运行的真实世界I/O相结合。
评价
目前还没有评价